Chat with us, powered by LiveChat

ESD 静电防护测试与设计服务

ESD Testing & Design Service

静电放电(Electrostatic Discharge, ESD)是造成集成电路失效的主要因素之一,为避免外界静电造成介面损害、芯片烧毁或产品失效,必须在设计阶段与量产阶段进行完整的静电防护测试、静电防护设计与 Latch-up 验证。

闳康 ESD测试能力
全方位的静电防护解决方案

闳康科技提供从 元件 → 模组 → 系统 的完整 ESD 防护验证服务,为客户提供一站式的静电防护评估,全面提升产品在真实环境中的可靠度与安全性。

 

01
ESD 测试
(HBM / CDM / MM / IEC)
services_icon01
02
Latch-up/高温Latch-up
 
services_icon02
03
EOS 测试
 
services_icon03
04
TLP/VF-TLP 行为分析
 
services_icon04
05
Bonding与转版设计
 
services_icon05
06
故障分析与改善建议
 
services_icon06

 

闳康科技具备齐全的 ESD测试、Latch-up / 高温 Latch-up、EOS 测试设备与TLP / VF-TLP 行为分析,符合 MIL、JEDEC、ANSI、IEC、ISO、AEC-Q 等国际规范,可提供元件级到系统级完整静电防护验证与技术咨询。

 

机台 支援规范与模式
Zapmaster HBM / MM / SCDM
MK1 HBM / MM / LU / HT-LU
MK2 HBM / MM / LU / HT-LU
MK4 HBM / MM / LU / HT-LU / Transient-LU
ESD GUN IEC / ISO / AEC
Celestron TLP / VF-TLP
Orion3 CDM
EOS System IEC EOS 测试
 

 

ESD 测试全貌
从「静电本体」到「失效行为」的完整验证架构

1. ESD 本体测试:HBM / MM / CDM

静电放电会在极短时间内产生高电流冲击,因此需要以标准化模型模拟不同情境中的放电行为:

 

测试 模拟情境
HBM(Human Body Model) 人体触碰造成放电
MM(Machine Model) 机台金属碰撞放电
CDM(Charged Device Model) IC 自己带电后瞬间放电

Non-socket CDM

CDM现今都是以电场方式去做样品的充放电,所以测试不需要使用硬体,故也叫Non-socket CDM(NCDM),可支持任何封装

  • Thermo Fisher Scientific Orion / Orion3

  • 电压范围:±25V ~ ±2000V(1V step)

  • Orion3 搭载 6GHz 示波器,用于捕捉高速放电波形

 

2. IC内部寄生电路是否会意外触发:Latch-up / 高温 Latch-up

IC在遭受突波或杂讯时,可能引发内部寄生电路意外触发,此现象会引发大电流产生,最终导致IC过热损坏,因此Latch-up虽非「ESD 测试本体」,却是 ESD 过程中最重要的延伸验证之一。

 

高温 Latch-up(HT-LU)

车用电子及高温应用更容易引发寄生导通,因此需在高温条件下测试。

  • 设备:Thermonics T-2600BV

  • 测试范围:+25°C ~ +150°C

  • 标准治具可至 125°C

  • 高于 125°C 需使用客制高温治具

  • 车电 AEC-Q 要求必做 HT-LU,因为车子温度很高,更容易触发 Latch-up。

 

3. 比ESD更大的过电性应力:EOSElectrical Over Stress

EOS 是系统端常见的过电性应力事件, 经常与 ESD 混淆,但两者不同。EOS 是一种持续时间更长的过电压/过电流事件,对 IC 的破坏力更大,也是实际应用中最常见的失效来源。

  • 设备:KAST KT-200SG

  • 测试范围:±5V ~ ±200V(0.1V steps)

 

EOS 测试能有效找出:

  • IO 过压损坏

  • 系统端高电流引起的热破坏

  • 接地不良、错误插拔造成的瞬态事件

 

4. 车电 AEC-Q 是 ESD 的严格版本

车用电子具备高温、高震动、长期运作等特性,因此 AEC-Q100/AEC-Q101 的可靠度规范对 ESD 的要求比一般电子产品更严格:

 

  • HBM:所有 Class 皆需测,不可跳级

  • Latch-up:需执行「高温 Latch-up」

  • CDM:Corner Pin 为车电关键验证项目

 

AEC-Q 强调完整度、严苛性、可追溯性,是确保车载 IC 安全性的核心标准。

 

5. 判读 ESD 效能与设计强度的重要工具:TLP / VF-TLP

TLP(Transmission Line Pulse)与 VF-TLP(Very Fast TLP)主要用于分析 ESD 防护电路的 I-V 行为。

  • TLP:建构 ESD 模型、分析耐受能力。

  • VF-TLP:模拟高速瞬态事件(如 CDMIEC),适用于先进制程、高速 IORC clampSnapback 行为分析。

 

测试项目 TLP VF-TLP
上升时间 0.2 / 2 / 10 ns 0.2 ns(更高速)
波宽 100 ns 1.25 / 2.5 / 5 ns
 最大脉冲电流  40A  30A
最大开路电压 2000V 1500V

 

线上报名
01.01
1970
本次 MAFT 研讨会以「创新器件 & 封装」为核心主题,邀请专家学者们,聚焦超晶格铁电存储器、硅光子、6G高频EMI封装与量子计算等前瞻议题,带领与会者深入掌握下一世代半导体技术发展脉络。
wechat

我们使用 Cookie 以允许我们网站的正常工作、个性化设计内容和广告、提供社交媒体功能并分析流量。我们还同社交媒体、广告和分析合作伙伴分享有关您使用我们网站的信息

管理Cookies

隐私权偏好设定中心

我们使用 Cookie 以允许我们网站的正常工作、个性化设计内容和广告、提供社交媒体功能并分析流量。我们还同社交媒体、广告和分析合作伙伴分享有关您使用我们网站的信息

查看隐私权政策

管理同意设定

必要的Cookie

一律启用

网站运行离不开这些 Cookie 且您不能在系统中将其关闭。通常仅根据您所做出的操作(即服务请求)来设置这些 Cookie,如设置隐私偏好、登录或填充表格。您可以将您的浏览器设置为阻止或向您提示这些 Cookie,但可能会导致某些网站功能无法工作。